laporan akhir modul 1




MODUL 1

GERBANG LOGIKA

1. Jurnal  [Kembali]

Sistem Digital

Modul I

Hari/Tanggal : Selasa/3 November 2026

Nama             : Nabila Rahmazia Putri

Kelompok      : 12

 

Input

Output

B1

B0

NOT (H1)

AND (H2)

OR (H3)

XOR (H4)

NAND (H5)

NOR (H6)

XNOR (H7)

0

0

 1

 0

0 

0 

1 

1 

1 

0

1

 1

0 

1 

1 

1 

0 

0 

1

0

 0

0 

1 

1 

1 

0 

0 

1

1

 0

1 

1 

0 

0 

0 

1 

 

1.1.1   Percobaan 2 Encoder Decoder

A.  Encoder

Input

Output

D0

D1

D2

D3

D4

D5

D6

D7

D8

D9

Y3

Y2

Y1

Y0

1

1

1

1

1

1

1

1

1

1

 1

1 

1 

1 

0

1

1

1

1

1

1

1

1

1

 1

1 

1 

0

X

0

1

1

1

1

1

1

1

1

 1

1 

0

1 

X

X

0

1

1

1

1

1

1

1

 1

1 

0 

0

X

X

X

0

1

1

1

1

1

1

 1

0 

1 

1 

X

X

X

X

0

1

1

1

1

1

 1

0 

1 

0

X

X

X

X

X

0

1

1

1

1

 1

0 

0

1 

X

X

X

X

X

X

0

1

1

1

 1

0 

0 

0

X

X

X

X

X

X

X

0

1

1

 1

0 

1

0 

X

X

X

X

X

X

X

X

0

1

 0

1 

1 

1 

X

X

X

X

X

X

X

X

X

0

 0

1 

1 

0 

 

B.  Decoder

INPUT

OUTPUT

D

C

B

A

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y9

0

0

0

0

 1

0 

0 

0 

0 

0 

0 

0 

0 

0 

0

0

0

1

 0

1 

0 

0 

0 

0 

0 

0 

0 

0 

0

0

1

0

 0

0 

1 

0 

0 

0 

0 

0 

0 

0 

0

0

1

1

 0

0 

0 

1 

0 

0 

0 

0 

0 

0 

0

1

0

0

 0

0 

0 

0 

1 

0 

0 

0 

0 

0 

0

1

0

1

 0

0 

 0

0 

0 

1 

0 

0 

0 

0 

0

1

1

0

 0

0 

0 

0 

0 

0 

1 

0 

0 

0 

0

1

1

1

 0

0 

0 

0 

0 

0 

0 

1 

0 

0 

1

0

0

0

0 

0 

0 

0 

0 

0 

0 

0 

1 

0 

1

0

0

1

0 

0 

0 

0 

0 

0 

0 

0 

0 

1 

 

1.1.1  Percobaan 3 Multiplexer Demultiplexer

A.  Multiplexer

Input

Output

X3

X2

X1

X0

Y3

Y2

Y1

Y0

S1

S0

X

Y

X

X

X

0

X

X

X

1

0

0

 0

1 

X

X

0

X

X

X

0

X

0

1

 0

0 

X

0

X

X

X

1

X

X

1

0

 0

1 

0

X

X

X

0

X

X

X

1

1

 0

0 

X

X

X

1

X

X

X

0

0

0

 1

0 

X

X

1

X

X

X

1

X

0

1

 1

1 

X

1

X

X

X

0

X

X

1

0

 1

0 

1

X

X

X

1

X

X

X

1

1

 1

1 

 

B.  Demultiplexer

INPUT

OUTPUT

D

C

B

A

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y9

Y10

Y11

Y12

Y13

Y14

Y15

0

0

0

0

 0

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

0

0

1

1 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

0

1

0

 1

1 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

0

1

1

 1

1 

1 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

1

0

0

 1

 1

1 

1 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

1

0

1

 1

1 

1 

1 

1 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

1

1

0

 1

1 

1 

1 

1 

1 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

1

1

1

 1

1 

1 

1 

1 

1 

1 

0 

1 

1 

1 

1 

1 

1 

1 

1 

1

0

0

0

 1

1 

1 

1 

1 

1 

1 

1 

0

1 

1 

1 

1 

1 

1 

1 

1

0

0

1

 1

1 

1 

1 

1 

1 

1 

1 

1 

0 

1

1 

1 

1 

1 

1 

1

0

1

0

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0 

1 

1 

1 

1 

1 

1

0

1

1

 1

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0 

1 

1 

1 

1 

                                             

1

1

0

0

 1

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

1

1 

1 

 

1

1

0

1

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0

1

1 

1

1

1

0

 1

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

 0

1 

1

1

1

1

 1

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

1 

0 

 

2. Prosedur Percobaan  [Kembali]

Percobaan 1 Gerbang logika dasar

Gerbang Logika



1. Buat rangkaian seperti pada gambar dibawah ini.

2. Set switch B0 dan B1 sesuai dengan jurnal, catat output H yang terjadi pada tabel kebenaran.

 3. Aljabar Boolean Diberikan fungsi :



4. Dengan menggunakan Peta Karnaugh dan aljabar Boolean fungsi di atas dapat disederhanakan menjadi



5. Keduanya dapat pula ditulis sebagai :



Prosedur Percobaan:

Buat rangkaian seperti gambar berikut: Diagram logika dari rangkaian yang menyatakan dua bentuk ekivalen dari fungsi yang telah disederhanakan ditunjukkan pada gambar dibawah ini

Mengupload: 125929 dari 125929 byte diupload.

Gambar 4.2 Rangkaian percobaan 1

 

(Bentuk gerbang dari dua fungsi logika yang memiliki hasil yang sama)

Catat hasil yang didapat tersebut dalam bentuk tabel pada jurnal. Bandingkan hasil di dapat dengan persamaaan awal.

 

Percobaan 2 Encoder Decoder

Encoder

Buatlah sebuah rangkain 10-4 encoder input dan output aktif low menggunankan IC 74147 seperti pada gambar

Gambar 4.3 Rangkaian percobaan 2

Set Switch D0-D9 sesuai dengan jurnal dan catat hasil pada tabel percobaan

 

Decoder

Buatlah sebuah rangkaian decoder 4-10 aktif HIGH menggunakan IC 4028

Gambar 4.4 Rangkaian percobaan 2

 Set switch A, B, C, dan D sesuai dengan jurnal dan catat hasil output pada tabel hasil percobaan

 

Percobaan 3 Multiplexer dan Demultiplexer

Multiplexer

Buatlah rangkaian Multiplexer Dual 4-1 dengan menggunakan IC 4052 seperti pada gambar berikut

Gambar 4.5 Rangkaian percobaan 3

Set Switch X1-4 dan Y1-4 serta S0 dan S1 sesuai dengan jurnal dan catat hasil pada tabel percobaan

 

Demultiplexer

Buatlah sebuah rangkaian Demultiplexer 4-16 dengan menggunakan IC 74154.

Gambar 4.6 Rangkaian percobaan 2

 Set Switch A-D serta E1 dan E2 sesuai dengan jurnal dan catat hasil pada tabel percobaan

  

3. Video Percobaan  [Kembali]

a. kondisi 12 percoban 3




b. percobaan 1 gerbang logika



c. percobaan 2 encoder dan decoder


d. percobaan 3 demux dan mux




4. Analisa  [Kembali]

1.     1. Analisis perubahan keluaran H1, H2, H3, H4, H5, H6, dan H7 berdasarkan setiap variasi kombinasi input B0 dan B1.

Jawab:

Berdasarkan hasil percobaan, setiap perubahan kombinasi input B0 dan B1 menghasilkan keluaran yang berbeda pada gerbang logika. Gerbang NOT menghasilkan nilai kebalikan dari input, AND menghasilkan HIGH jika kedua input bernilai HIGH, sedangkan OR menghasilkan HIGH jika salah satu input bernilai HIGH. XOR menghasilkan HIGH ketika kedua input berbeda, sementara NAND, NOR, dan XNOR merupakan kebalikan dari fungsi AND, OR, dan XOR. Hasil ini menunjukkan bahwa setiap gerbang memiliki karakteristik logika masing-masing.

 

2.     2. Analisa pengaruh kondisi output Low dan High terhadap hasil rangkaian encoder.

Jawab:

Berdasarkan hasil percobaan, encoder mengubah kombinasi input menjadi kode biner pada bagian output. Pada rangkaian dengan input aktif LOW, nilai 0 menunjukkan input aktif, sedangkan nilai 1 menunjukkan input tidak aktif. Ketika salah satu input aktif, encoder menghasilkan kode biner sesuai posisi input tersebut. Jika terdapat beberapa input aktif, input dengan prioritas tertinggi akan diproses.

 

3.  3. Analisis pengaruh setiap kombinasi input terhadap keluaran pada rangkaian decoder dan kondisi keluaran ketika tidak terdapat input yang aktif serta perubahan yang terjadi ketika nilai input melebihi bilangan biner 9 (1001).

Jawab:

Berdasarkan hasil percobaan, kombinasi input D, C, B, dan A menentukan keluaran yang aktif pada Y0 sampai Y9. Setiap kombinasi biner akan mengaktifkan satu keluaran yang sesuai dengan nilai input. Pada input 0000, keluaran Y0 bernilai 1, sedangkan keluaran lainnya bernilai 0. Untuk kombinasi biner 10 sampai 15, tidak ada keluaran yang aktif karena berada di luar rentang bilangan desimal 0–9.

 

4.     4. Analisa hasil percobaan rangkaian Multiplexer dengan memberikan berbagai variasi kondisi logika pada input data X0, X1, X2, dan X3, kemudian mengubah kombinasi selektor S0 dan S1. Jelaskan bagaimana perubahan input data dan selektor mempengaruhi keluaran rangkaian.
jawab:

Berdasarkan hasil percobaan, keluaran multiplexer dipengaruhi oleh kombinasi input data X0, X1, X2, dan X3 serta selektor S0 dan S1. Selektor berfungsi menentukan jalur input yang akan diteruskan ke output. Setiap perubahan kombinasi selektor menyebabkan jalur input yang dipilih berubah, sehingga nilai keluaran mengikuti kondisi input yang terpilih.

 

5.    5.  Analisa hubungan persamaan antara Demux dan Decoder, lalu jelaskan mengapa Demux bisa dipandang sebagai Decoder biasa yang ditambahkan satu input data D.

Jawab:

Berdasarkan hasil percobaan, demultiplexer memiliki prinsip kerja yang berkaitan dengan decoder. Keduanya menggunakan kombinasi selektor untuk menentukan keluaran yang aktif. Perbedaannya, demultiplexer memiliki tambahan input data D yang diteruskan menuju salah satu keluaran Y0 sampai Y15 sesuai kombinasi selektor. Dengan demikian, demultiplexer dapat dikatakan sebagai decoder yang dilengkapi input data.


5. Download File  [Kembali]

Top of Form

Bottom of Form

Download Laporan Akhir disini
Download file datasheet NAND disini
Download file datasheet AND disini
Download file datasheet NOR disini
Download file datasheet XNOR disini
Download file datasheet XOR disini
Download file datasheet OR disini
Download file datasheet NOT disini
Download file datasheet logic probe disini
Download file datasheet SPDT disini
Download file datasheet IC 74147 disini
Download file datasheet IC 4028 disini
Download file datasheet logic probe disini
Download file datasheet switch SPDT disini
Download file rangkaian multiplexer disini
Download file datasheet demultiplexer disini
Download file datasheet logic probe disini
Download file datasheet SPDT disini

 

 

Komentar

Postingan populer dari blog ini

MODUL 4

PROSEDUR PERCOBAAN

MODUL 2